AI芯片科普·封装篇

前三篇我们讲了计算芯片和存储芯片。但有一个关键环节被大多数人忽略了——封装。

2024年，英伟达最强GPU芯片供不应求，全球科技巨头排队抢购。但产能瓶颈卡在哪里？不是芯片设计，不是晶圆制造，而是台积电的CoWoS封装产能不够。

封装，这个听起来像"包装盒"一样不起眼的环节，正在成为AI时代最关键的瓶颈之一。

封装到底是什么？

先搞清楚一颗芯片是怎么诞生的：

用盖房子来比喻：

制造出来的芯片只是一块指甲盖大小的裸硅片（叫"die"），极其脆弱，不能直接用。封装就是给它接上电线、装上保护壳、连接到电路板上，让它能和外部世界通信。

没有封装，芯片就是一块没装修的毛坯房——结构再好也没法住。

传统封装 vs 先进封装

过去几十年，封装技术相对简单：用金属细线把芯片引脚和外壳焊接起来（打线封装），再用塑料或陶瓷壳保护好。这就像老房子的装修——铺地砖、接水管，够用就行。

但AI时代来了，传统封装扛不住了。为什么？

这就催生了"先进封装"——一套全新的、更复杂的封装技术体系。

三大关键技术，一个比一个重要

TSV：给楼房装电梯

TSV（硅通孔，Through-Silicon Via）是HBM的核心技术。上一篇我们说HBM是把8-16层DRAM像盖楼一样堆起来——但堆起来之后，层与层之间怎么通信？

答案就是TSV：直接在硅片上垂直打孔，穿透每一层，用金属填充，形成上下层之间的直通通道。就像给一栋楼装了贯穿所有楼层的高速电梯。

CoWoS：把GPU和HBM装在同一块地基上

CoWoS（Chip on Wafer on Substrate）是台积电独创的先进封装技术，也是当前AI芯片产业链中最大的产能瓶颈。

它解决的问题是：GPU芯片和HBM存储芯片是分开制造的，最后要紧密地装在一起，中间的连接距离越短越好。

CoWoS的做法是：先制造一块巨大的硅中介层（Interposer），在上面刻好精密的线路，然后把GPU和多颗HBM并排放在这块中介层上，通过中介层内部的线路高速互联。

英伟达的H100、B200等AI旗舰芯片全部使用CoWoS封装。台积电的CoWoS产能，直接决定了全球能生产多少块AI芯片。2024年台积电疯狂扩产CoWoS，但仍然供不应求。

Chiplet：拼积木式造芯片

传统思路是把所有功能做在一块大芯片上（单片式）。但芯片越大，良率越低（一个缺陷就废掉整块芯片），成本呈指数级上升。

Chiplet（小芯片）的思路反过来：把大芯片拆成多个小芯片，分别制造，然后用先进封装技术拼在一起。

AMD的锐龙处理器就是Chiplet架构的成功典范。英伟达未来的AI芯片也在向这个方向走。而Chiplet的灵魂就是先进封装——小芯片之间的互联速度必须足够快，否则拆开反而变慢。

封装材料：容易被忽略的暗线

先进封装不只是技术问题，背后还有一条材料供应链。AI芯片功耗越来越大，对封装材料的要求也水涨船高。

环氧塑封料：给芯片穿"防弹衣"

芯片封装后需要用塑封料包裹保护，就像给芯片穿一层防弹衣。HBM时代芯片发热更厉害，对塑封料的耐热性、导热性要求大幅提升。

这个领域过去被日企垄断（住友电木等），但目前涨价潮已经来了——受霍尔木兹海峡局势影响，上游原料价格自3月以来上涨了40%以上。

封装基板：芯片的"地基"

封装基板是芯片和电路板之间的桥梁，上面布满了精密的线路。AI芯片越复杂，基板的层数和线路密度就越高，制造难度也越大。

高端封装基板目前主要由日本（揖斐电、新光电气）和韩国（三星电机）主导，国内企业在奋力追赶。

封装产业的竞争格局

封装行业有两类玩家：

第一类：晶圆厂自己做（IDM/Foundry）

第二类：专业封测代工厂（OSAT）

一个关键趋势：随着先进封装的重要性提升，封装正在从"后道工序"变成"核心竞争力"。台积电原本只做晶圆代工，现在CoWoS封装也成了它的核心业务。封测厂的战略地位在持续提升。

为什么封装是"隐形瓶颈"

用一组数据来说明：

这就是为什么封装是"隐形瓶颈"——大家都盯着英伟达和台积电的新闻，但真正决定交付量的，是那条不太起眼的CoWoS产线。

投资视角：封装赛道怎么看

封装不像GPU那样有明星光环，但它是AI芯片产业链中确定性最高、最容易被低估的环节之一。当所有人都在追逐英伟达的时候，封装赛道可能才是更稳健的投资选择。

下一篇我们继续沿着产业链往上走，聊聊芯片制造中一个极其关键但更加冷门的环节——前驱体：芯片制造的"原子级涂料"。